Okee, is een lichte tegenvaller, maar ik ga het gewoon proberen. niet geschoten is altijd mis.knuisje schreef:Als je toch zelf een print etst kun je veeeeel beter de smd-pads mee-etsen. Die voetjes zijn ongeschikt voor highspeed opamps. De SOIC-8 footprint kun je makkelijk etsen, is vrij groot.
Dat zijn behoorljk strakke toleranties, zijn die weerstanden alleen als SMD te krijgen, of ook als through hole ?knuisje schreef:R1-R4 = 2K2 0.1%
R13-R16 = 750 0.1%
R32-R35 = 2K2 0.1%
Voor de andere componenten het schema aanhouden (weerstanden matchen op 0.1%). Het mute relais heb je niet per se nodig.
Ik ga mijn best erop doen, en zal de probeersels hier wel plaatsen.knuisje schreef:De layout is kritisch. Ontkoppeling direct op de pinnen met keramisch. Feedbackloop opamps zo kort houden als maar mogelijk is.
Dat ga ik aanpassen.knuisje schreef:Heb je natuurlijk helemaal gelijk in.Mr Tube schreef:Eerste trap is volgens mij volkomen zinloos, tenminste als je de impedantie van de tweede trap kan verhogen. De CS kun je niet zo laagohmig belasten.
IC 1 en 3 weglaten met de bijbehorende tegenkoppelweerstanden (je hebt geen IV conversie nodig)
R5 t/m R12 1K
R13 t/m R16 allemaal 2K en C1 t/m c4 2,2nF
R32 t/m R35 kun je dan ook nog weglaten.
Omdat je enkelzijdig etst komen de opamps aan de onderkant te zitten, maar dat is verder geen probleem.
Zo, nu maar eerst eens op zoek naar een footprintje voor de LME49990.
: waarom zitten die 100ohm weerstanden in de uitgang? Je zou de uitgangsimpedantie toch eigenlijk zo laag mogelijk willen houden? Omdat het DC gekoppeld is en die weerstanden beperken de maximale stroom uit de opamp ? oscillatie voorkomen? iets anders? Met een hoge aansluit impedantie die normaal gedaan wordt zal die 100ohm geen pijn doen, maar ik ben wel benieuwd naar de reden.
