DIYINHK AD1865 I-out vraagje

[Ah!buis]

Die gegevens uit 't datablad zijn wel op topsnelheid.
Met een Fs van 44,1Hz en 64bit klok is de halve klokperiode nog altijd met ~176ns best te doen.

En de data zou stabiel moeten zijn minimaal 15ns voor en na de positive flankt van de klok,
klinkt ook geen zware eis.

LL/LR op z'n vroegst 40ns na de laatste bit is ingeklokt en op z'n laatst 15ns voor het inklokken eerste bit volgend woord.
Wordt beetje kielekiele bij een 2x40ns klok maar dat is dan ook het uiterste,
als m'n 176ns klopt is het lang niet zo erg.
Nog maar de ingang klokken erbij (2 ff), toch leuk puzzelen dat spul
Anne

Schema vervangen, zat denkfout in, hopelijk nu wel goed

[MarcelvdG]

WS hoor je ook op de stijgende SCK-klokflank in te klokken, net als SD, met 20 % van een klokperiode set-uptijd en 0 houdtijd.

[Ah!buis]

WS hoor je ook op de stijgende SCK-klokflank in te klokken, net als SD, met 20 % van een klokperiode set-uptijd en 0 houdtijd.

Dan schuift de hele boel een halve klok terug en komt de LL/LS niet tussen laatste bit en eerste nieuw woord maar midden in de laatste bit.Kan niet de bedoeling zijn.
Als je bang bent dat de Ws een klokpuls tevroeg meekomt, gewoon bij de ingang een (of desnoods twee, er zijn twee over) inverters ertussen om Ws wat te vertragen.
Houdtijd kan geen probleem zijn, Ws veranderd pas bij volgend woord.
En nu opruimen en naar bed, geen ouwejaar 's nachts in 't rusthuis
Een vrolijk en voorspoedig nieuwjaar !
Anne

[MarcelvdG]

Volgens de standaard veranderen WS en SD ergens tussen 0 en 0,8 SCK-perioden na de stijgende flank van SCK, zie figuur 2 van https://www.sparkfun.com/datasheets/Bre ... I2SBUS.pdf Meestal wordt de boel op dalende SCK-flanken geklokt, maar verplicht is dat niet.

Overigens voldoet mijn schakeling bij 64 * 192 kHz hoe dan ook niet helemaal aan de standaard, want eigenlijk hoort hij duty cycles van 35 % tot 65 % aan te kunnen, en dat gaat al niet door de 30 ns minimum pulsbreedte van de AD1865. Maar goed, daar kan ik niet veel aan doen, dus hoop ik maar dat in de praktijk de duty cycle rond de 50 % zal liggen.

Het tijdvolgordediagram van mijn variant ziet er volgens mij zo uit:

(of zie

I2SaanAD1865_tvd.pdf

(42.59 KiB) 33 keer gedownload

voor een scherper plaatje.)

Een halve klokperiode (plus de looptijd van U5B) na de stijgende flank van CLK waarop de AD1865 zijn LSB inklokt, gaat LL omlaag. Volgens mij is dat precies wat er in dit plaatje staat:

Hoe dan ook, gelukkig 2020!

[Ah!buis]

De I2S specificatie van Philips er maar 's bij gehaald.
Zou zeggen dat er een en ander mis gaat.
De LL voor de AD1865 valt samen, of komt zelfs eerder dan dat B0 ingelezen is.
En de AD1865 leest de bits op de positieve flank = negatieve flank SCK, dat is juist wanneer de bit niet stabiel is.

(er op klikken voor groter)
Anne

[MarcelvdG]

Op de stijgende flank van SCK worden de databits in mijn U2B geklokt, op de stijgende flank van CLK dus de dalende flank van SCK wordt het uitgangssignaal van U2B de AD1865 ingeklokt. Dan heb je toch een halve klokperiode plus of min wat looptijd van de logica aan set-up- en aan houdtijd voor de AD1865 tot je beschikking?

Ik zie dat je er twee regels met data bij getekend hebt. De bovenste snap ik: die stelt de data uit de I2S-zender voor als deze op de dalende flank zou klokken - wat volgens figuur 2 van de I2S-spec niet per se hoeft, maar wel vrij gebruikelijk is.

De regel met verschoven data die op de dalende SCK-klokflank veranderen stelt een signaal voor dat in mijn schakeling niet voorkomt. Ik klok de data in op de stijgende flank van SCK, dus als de zender op de dalende SCK-flank klokt, is de vertraging slechts een halve klokperiode. Als je deze regel dus een halve klokperiode naar links schuift, geeft het aan wat er op DL&DR gebeurt. Je ziet dan ook dat het bit D0 op DL&DR door de AD1865 wordt ingeklokt op een stijgende flank van CLK (dalende van SCK) die net een halve klokperiode voor de dalende flank van LL komt.

[Ah!buis]

Verdikke, je hebt gelijk, stom stom stom
De I2S verandert op de negatieve flank en de D-ff op de positieve, halve klok verschoven !
Zo dus,

Nu moet ik ook nog even kijken wat dat doet met mijn verzinsel
Anne

[MarcelvdG]

@Anne: Ik ben in ieder geval blij dat we het nu eens zijn, en dat Democles zijn printje niet voor niets geëtst heeft

@Democles: ik had nog een opmerking over de volgorde van het opkomen van de voedingen, zie viewtopic.php?f=66&t=27418&start=150#p1935946 Kun je op een of andere manier garanderen dat de +VL van de AD1865 gelijktijdig met of eerder dan de voeding van de 74AC74's, 74AHCT86 en 74HC595's opkomt?

Ik vermoed overigens dat er geen probleem is zolang de +VL bij opstarten niet meer dan pak 'm beet 1,3 V achterblijft bij de voeding van de 74AC74's, 74AHCT86, 74HC595's, aangezien de afsluitweerstanden de stroom door de dioden in de AD1865 dan beperken tot minder dan 10 mA. ESD-dioden worden gewoonlijk ontworpen voor stroompieken van 1,3 A, 100 ns, maar 10 mA kunnen ze ook wel langdurig hebben.

[democles]

Kan de digitale voeding van de AD1865 eerst wel gezamenlijk op dezelfde zetten als voor de digitale chip,s.

En voor de VL+ buffer elco een kleiner type kiezen als voor de rest,of denk ik dan verkeerd?

Klopt het trouwens dat het gehele digitale gedeelte ongeveer 400mA gaat trekken?

[democles]

De chip,s waren binnen

Dan maar even de print boren,dacht ik

Helaas een beetje mislukt,schoot uit met een 0,8mm boortje en heb wat baantjes om zeep geholpen.

Dan maar een nieuwe print etsen,ging ook niet,verwarmingselement van de etsbak defect.

Ondertussen weer een nieuw verwarmingselement en wat 0,8mm boortjes gescoord.

Morgen maar weer proberen,voor vandaag genoeg.

[Ah!buis]

Zo zijn we beide het nieuwe jaar slecht begonnen
Kan dan ook alleen maar beter gaan
Anne

[MarcelvdG]

Kan de digitale voeding van de AD1865 eerst wel gezamenlijk op dezelfde zetten als voor de digitale chip,s.

Ja, dat zou zeker goed moeten gaan.

En voor de VL+ buffer elco een kleiner type kiezen als voor de rest,of denk ik dan verkeerd?

Met aparte regelaars van hetzelfde type, bedoel je? Dan zou het opstarten inderdaad in de goede volgorde moeten gebeuren. Bij het uitschakelen kan de +VL van de AD1865 alsnog tijdelijk onder de spanning van de voeding van de digitale IC'tjes komen, maar daar maak ik me niet zo druk over, aangezien je dan geen grote laadstroompieken hebt lopen. (Een 1N4001 tussen de voeding van de digitale IC'tjes en de +VL is trouwens ook een oplossing.)

Klopt het trouwens dat het gehele digitale gedeelte ongeveer 400mA gaat trekken?

Volgens een ruwe en wat pessimistische berekening gaan de digitale IC'tjes (exclusief de +VL van de AD1865) zo'n 75 mA trekken bij 192 kHz bemonsteringsfrequentie, bij lagere frequenties wordt dat minder. Daar moet nog een marge voor spreiding overheen, maar meer dan 100 mA zou het dus zeker niet mogen worden.

Hoeveel de +VL van de AD1865 trekt, is nergens te vinden, alleen dat het samen met de analoge +5 V hoogstens 26 mA is.

Jammer van die print!

[democles]

Bedankt Marcel

Ja jammer van de print,maar ik heb wel voor hetere vuren gestaan,gewoon weer beginnen waar het ophield,dan duurt het maar wat langer.

Het wordt tijd dat ik mijn eigen printboor ga fabriceren,met de accu boor gaat dit kleine werk niet goed

[democles]

Nieuwe print gefabriekt.

Ging zelfs nog iets beter als de vorige.

Dan maar even tegen het licht houden,nog 1 draadbrugje wegsnijden zie ik nu.
Aan de print kleven nog wat katten haren,een mooi vergelijk met hoe dun de baantjes zijn.

Kan er weer geboord worden,

[MarcelvdG]

Hopen dat je niet uitschiet deze keer... Succes!

[democles]

En dat succes wensen heeft geholpen

Alle gaten geboord en geen uitglijers
Per IC geboord,dan pauze en weer verder,
Nog 2 gaatjes vergeten zie ik nu.

Volgende stap de boel er op bakken.

[Barry2001]

Doe je dat serieus met een accuboor Demo leuke Proxxon kost toch ook de wereld niet..

[democles]

Ja,

Maar ben al aan het denken over het maken van een printboor.
Dit moet je niet te vaak doen met een accuboor.

https://verstraten-elektronica.blogspot ... chine.html

Heb dat motortje en boorkopje al besteld .

[democles]

Oke, het veld is gereed.
Dan maar wat spelers opstellen
Nog even bedenken wat voor elco,s ik er in druk.

[democles]

De elco,s er in gezet,Silmic2 en visay 1837MKP voor het Analoge gedeelte.
Oscon,s voor digitaal.

Met succes de dac chip van 1 van mijn oude projecten er af gehaald en hier geplaatst.
Meestal breken de pootjes direct,nu gedaan met een IC trekker en dat ging goed.

De 200 ohm I/V weerstanden onderop gesoldeerd.

Nu nog ergens twee x 22pF bestellen,is het een bezwaar als ik keramisch gebruik?

En nog even wachten op de SMD weerstandjes.

[MarcelvdG]

In tegendeel, keramisch is in dit geval prima.

[hannesie]

Ik ben heel benieuwd, lijkt mij eigenlijk een heel leuke opzet die alleen al de voldoening geeft dat er geluid uit komt, en als dat ook nog goed/super klinkt?

Ik ben heel benieuwd.

[democles]

Ben ook benieuwd Hans

Oke Marcel keramisch dus.

[MarcelvdG]

Ik ben ook heel benieuwd.

[hannesie]

Ondanks het feit dat 5 december al wel achter de rug, VOL VERWACHTING KLOPT ONS HART.!!!!!!!!!!