DIYINHK AD1865 I-out vraagje

[MarcelvdG]

Ze waren toch 0,5 mm, of zijn er kleine stukjes die wat smaller zijn?

Ik heb toch nog een suggestie, nu die connector geen condensator blijkt te zijn, en dat is nog een verticale draadbrug net naast poot 8 van U1:

Dat verbetert de ontkoppeling van U1 (kortere lus) en het maakt het retourpad van de stromen van U1 naar U2 en de rest korter.

[democles]

Oke,mee genomen en er in gezet

0,3mm is van de ingangsconnector naar de eerste IC,de rest is breder.
Mocht dat mis gaan met het etsen,kan ik die nog vervangen door twee kleine draadjes.

0,3mm is toch wel het max wat je handmatig kan fabriceren.

[MarcelvdG]

Ik heb allang geen etsbak of plaats waar ik veilig een etsbak zou kunnen gebruiken meer, maar in 1999 heb ik eens een print waar een IC in TQFP-100-behuizing op moest (vier rijen van 25 pootjes met 0,5 mm hartafstand) zelf geëtst. Ik had de printlayout met een 0,5 mm finelinerstift getekend op millimeterpapier en het daarna met een kopieermachine twee keer verkleind afgedrukt op een overheadsheet. Met een glasplaat en een TL-buis werd die gekopieerd naar een printplaat met lichtgevoelige lak. Ik geloof dat ik een stuk of twee printen verpest heb voor het lukte, maar uiteindelijk kwam het patroon goed op een print terecht. Na het etsen, solderen, pootje voor pootje controleren of het wel contact maakte en waar nodig opnieuw solderen deed hij het uiteindelijk nog ook!

[Ah!buis]

Met die lak ook 's bezig geweest.Print bespoeien met een spuitbus en dat in de huiskamer zittend op een kussen op vast tapijt.
Mooi printje maar 't werkte niet.Op verschillende plaatsen printsporen onderbroken doordat er heel fijne haartjes in de lak zaten.Maar ja werk maar werk maar 's stofvrij zo.
Heb 't maar bij rechtstreeks op de print tekenen met een etsbestendige stift gehouden.Kun je nog net één spoor tussen IC pootjes trekken.En de IC's met wrijfsymbolen voor een goeie pasvorm.
Ook 's naar het schema gekeken voor I2S naar AD.Leuke oplossing voor een 9-staps schuiver met een voor 8 stappen bedoeld
Als je meer dan 18 bit aanbiedt valt de rest weg (afronden?) maar met minder dan 18 bit gaat 't mis lijkt me.Of komt dat niet voor (16bit ofzo)?
Jammer dat die DAC de twee Clk aan één pootje heeft, kun je niet de truc met de gestopte klok toepassen.
Het tijdsverschil zal wel niet uitmaken, als je niet midden voor de LS's zit heb je dat ook al.
Als je met een koptelefoon luistert zou het wel 's een verschoven stereobeeld kunnen geven.
Anne

[MarcelvdG]

Ik had printen gebruikt waar de lak al op zat, met van die zwarte schutvellen die je eraf moet halen net voor het gebruik. Zelf lak opspuiten heb ik nog nooit geprobeerd.

Gewoonlijk gebruikt men bij I2S een bitklok van 64 keer de woordklok, ook als de woordlengte minder dan 32 bits is. De data worden dan aangevuld met nullen. Dan gaat het dus ook bij kleine woordlengtes goed.

Mocht er een 16-bits I2S-signaal op komen te staan met een bitklok op 32 keer de woordklok, dan zijn de laagste twee bits die de DAC in gaan de bovenste twee bits van het andere kanaal. Ik dacht dat dat alleen wat overspraak tussen links en rechts zou opleveren, op -96 dB dus totaal te verwaarlozen, maar dat klopt niet helemaal vanwege de tweecomplementscodering. Je krijgt daardoor een zwaar vervormde versie van het andere kanaal 96 dB verzwakt erdoorheen gemengd.

Kortom, je hebt gelijk, met minder dan 36 bitklokperioden per woordklokperiode gaat het mis.

[democles]

En hoe zit het dan met dat gestopte Klok gebeuren?

[Ah!buis]

En hoe zit het dan met dat gestopte Klok gebeuren?

Je klokt eerst L op de twee kanten binnen en dan stop je de klok voor links en doorklokken tot R in de rechtse zit.Dat geheel doorschuiven naar de DAC en op naar de volgende met weer twee klokken.
Anne

[MarcelvdG]

Het tijdsverschil zal wel niet uitmaken, als je niet midden voor de LS's zit heb je dat ook al.
Als je met een koptelefoon luistert zou het wel 's een verschoven stereobeeld kunnen geven.
Anne

Ik heb er eens aan zitten rekenen. Bij 44100 Hz krijg je een looptijdverschil van 1/88200 seconden tussen links en rechts, in die tijd legt geluid in lucht een afstand af van ongeveer 3,85 mm (bij kamertemperatuur en standaarddruk). Bij luisteren via een hoofdtelefoon is het dus alsof een signaal dat middenin het stereobeeld zou horen te staan een 3,85 mm langere weglengte naar het ene oor dan naar het andere oor heeft.

Stel dat je je oren als ruwe benadering modelleert als twee puntvormige druksensoren op een afstand d van elkaar met niets ertussen (dan ben je wel een extreem leeghoofd, maar goed). Als je dan in het verre veld naar een geluidsbron zou luisteren, en die bron maakt een hoek α met de lijn die loodrecht op de lijn tussen je oren staat, dan krijg je een verschil in weglengte van a = d sin(α). Omgekeerd volgt dus voor de hoek dat α = arcsin(a/d).

Vul ik nu voor a 3,85 mm in en voor d 170 mm, dan vind ik een hoek van 1,3 graden. De verschuiving van het stereobeeld bij luisteren via een hoofdtelefoon zal voor iets dat in het midden zou horen te staan dus tussen 0 graden (als je hersens vooral op amplitudeverschillen letten) en 1,3 graden (als ze vooral op faseverschillen letten) liggen. Ik denk nog steeds dat dat mij niet zou opvallen.

[democles]

Leuk verhaal Marcel.

Ondertussen vandaag geprobeerd de print te etsen.
En omdat het koud is in mijn schuurtje duurde dat wel even een paar uur.
Dan de boel maar even tegen het licht gehouden.
Oke, uiteindelijk gelukt op een paar puntjes na,twee minieme draadbruggetjes weg gesneden met een scheermesje en als de lak droog is bij 1 baantje 0,5mm herstellen.

Weet nog niet of ik een nieuwe print maak,deze lijkt nu bruikbaar.

[MarcelvdG]

Vergeleken met wat er meestal uit mijn etsbak kwam ziet het er heel strak uit! Welke methode gebruik jij eigenlijk om de layout op de print af te beelden?

Zijn de spoortjes naar de AD1865 wat smaller geworden dan besteld, of de afstand tot de aardvlakken wat groter, of allebei? In dat geval moet ik de afsluitweerstanden even herberekenen.

[democles]

Welke methode gebruik jij eigenlijk om de layout op de print af te beelden?

Printen op Action glossy foto papier (is het goedkoopste,maar weekt als de beste los van de print) met een laser printer de layout printen.

De foto met de baantjes op de,goed geschuurde (met korrel 800 waterproof) en ontvette (met Dreft afwasmiddel,de best) print leggen.

En ,met de strijkbout op standje katoen er op strijken.

Bij het strijken beginnen met de strijkbout op de print+layout te zetten en zoveel warmte in te voeren zodat het koper vlak niet gaat verkleuren maar ook niet meer aan te raken is..(verkleurd koper wordt harder van samenstelling en etst moeilijker weg)

Dan strijken met de punt van de bout over de geprinte layout,af laten koelen en het papier los weken in lauw water(goodsteen).

20 minuten weken in water en het papier met de handen er af strijken onder de kraan.

Het aller belangrijkste is de print vooraf goed schuren en ontvetten(met nagelborsteltje),NIET MEER MET DE HANDEN AAN KOMEN!!

En ben je hier goed in dan kun je tot max 0,3mm printbanen,zoals hier.


Wat de baantjes betreft zijn ze nog steeds 0,5mm de afstanden naar de massa vlakken zijn wat groter 0,6/0,7mm.

[MarcelvdG]

Goed, dan is 82 ohm een betere waarde voor de afsluitweerstanden.

[democles]

Oke, 82 ohm

[democles]

Nog een vraagje..

Ik zie op de layout 74HCT86 staan in plaats van 74AHCT86

Is de 74HCT86E dezelfde als de 74AHCT86?

Kan namelijk die 74AHCT86 nergens vinden.

https://assets.nexperia.com/documents/d ... _HCT86.pdf

[Ah!buis]

Of anders misschien de 74ALS86 ?
Hoeven die 100k weerstanden ook niet.
Anne

[MarcelvdG]

Een 74ALS86 gaat niet zomaar werken; misschien kun je het wel aan de praat krijgen door van alles erachter de T-versie te nemen en de RC-netwerkjes R2-C2 en R3-C3 aan te passen, of door pull-upweerstanden toe te voegen aan de uitgangen van de 74ALS86.

De 74AHCT86 is aanzienlijk sneller dan de 74HCT86 (met of zonder E) en heeft geen interne diodes van zijn ingangen naar zijn voedingspoot. Dat kan handig zijn als je I2S-uitgang al actief is terwijl de 74*86 nog geen voedingsspanning heeft; bij een 74HCT86 gaat dan een interne diode tussen de ingang en de voeding in geleiding, waardoor je I2S-uitgang de schakeling onbedoeld staat te voeden, bij een 74AHCT86 is die diode er niet.

Overigens heb je een redelijke kans dat het met een 74HCT86 gewoon werkt, mits die extra diode geen problemen veroorzaakt. De poorten uit de 74HCT86 zijn weliswaar langzamer dan die uit de 74AHCT86, maar zolang ze alle vier nagenoeg dezelfde vertraging hebben, heeft dat verder geen invloed op de functionaliteit. Je zou dus een 74HCT86 kunnen nemen en weerstandjes van 220 ohm in serie met poten 1, 4, 9 en 12 kunnen zetten, zo dicht mogelijk bij het IC, om de eventuele stroom door de interne diode te beperken.

De datasheet van de Texas Instruments-versie van de 74AHCT86 vind je hier:
https://www.ti.com/lit/ds/symlink/sn74ahct86.pdf

Die van Nexperia hier:
https://assets.nexperia.com/documents/d ... AHCT86.pdf

OnSemi heeft iets dat er heel erg op lijkt, maar dan heet het opeens MC74VHCT86A:
https://www.onsemi.com/pub/Collateral/MC74VHCT86A-D.PDF

De verkrijgbaarheid is niet geweldig, vooral de DIL-versie niet (was een paar jaar terug beter), maar de TI-versie kun je in ieder geval hier nog bestellen:

https://eu.mouser.com/ProductDetail/Tex ... ceUaOV4%3D

https://www.digikey.com/product-detail/ ... -ND/375164

[democles]

Bedankt Marcel.

Had ik bijna die HTC versie besteld,zo te zien zit er niks anders op dan deze IC,s bij de grote jongens te bestellen

[Ah!buis]

Zou 't ook niet zo kunnen, de 04 is vermoedelijk beter te vinden dan de 86.

Of zo,

Anne

[MarcelvdG]

Ja, dat is een heel goed idee!

Ik zou een 74AHCT04 willen en geen 74ACT04 vanwege het probleem met de ESD-diodes (of desnoods een 74ACT04 met weerstanden van 220 ohm voor de eerste drie inverters) en R2-C2, R3-C3 en de weerstanden van 100 kohm erin laten zitten, maar dan lijkt dit me een heel goed alternatief. De timing komt wat beter uit dan bij het origineel; het grootste timingprobleem in de oorspronkelijke schakeling is de 40 ns houdtijd op LL en LR die een AD1865 nodig heeft na een stijgende flank op CLK. Dat komt zo automatisch een inverterlooptijd gunstiger uit, waardoor de duty cycle van SCK bij hoge bitrates wat meer mag afwijken.

Naschrift: Dit is een reactie op de eerste variant, de tweede stond er nog niet.

[democles]

Marcel,kun je ook de types aan geven van de andere twee IC,s in jouw ontwerp,kom er namelijk meerdere tegen.

[MarcelvdG]

Ik snap de vraag niet helemaal en weet dus ook niet of dit haar beantwoordt:

74AHCT86 -> kan een 74AHCT86, SN74AHCT86 of MC74VHCT86A wezen, gewoonlijk komt er nog een letter achter die van het type huisje afhangt en die bij elke fabrikant anders is.

CD74AC74 -> kan ook een andere *74AC74* worden, al ben ik voor mijn berekeningen van CD74AC74 uitgegaan en heb ik daar ook een voorkeur voor. Er komt weer een letter achter die afhangt van het huisje.

74HC595 -> SN74HC595, M74HC595, CD74HC595, TC74HC595, 74HC595, HCT in plaats van HC is ook goed. Er komt weer een letter achter die afhangt van het type huisje.

[democles]

Oke,hier kom ik wel uit.

Denk ik.

[Ah!buis]

het grootste timingprobleem in de oorspronkelijke schakeling is de 40 ns houdtijd op LL en LR die een AD1865 nodig heeft na een stijgende flank op CLK. Dat komt zo automatisch een inverterlooptijd gunstiger uit, waardoor de duty cycle van SCK bij hoge bitrates wat meer mag afwijken.

Hierdoor dacht ik, toch maar 's van dichterbij bekijken.
Met een Fs van 44,1kHz met 16x krijg je een klok van 705kHz en een halve periodetijd van 700ns.Met 32x wordt het 350ns, nog steeds echt niet te snel voor de gewone HC lijkt mij.
Wat uitgetekend, zie geen groot probleem, kwestie van de vertragingen van klok-data en LL/LR gelijk te houden zou ik zeggen.
Om de tekening niet te onoverzichtelijk te maken me tot 4 databits beperkt.Voor 18bit gewoon 14 schuiverts ertussen.
Lijkt 't ergens op, of sla ik de plank mis ?
Anne

[MarcelvdG]

Hoi Anne,

Met 44,1 kHz is er inderdaad geen probleem, het wordt pas krap bij hoge-resolutieopnamen.

I2S-interfaces werken meestal met 64 bitklokperiodes per woordklokperiode, en de frequentie van de woordklok is uiteraard gelijk aan de bemonsteringsfrequentie. Verder is bij mijn schakeling de klokfrequentie van de AD1865 gelijk aan de bitklokfrequentie. De AD1865 kan maximaal 13,5 MHz klokfrequentie aan, dat zou in principe dus voldoende zijn voor 13,5 MHz/64 = 210,9375 kHz bemonsteringsfrequentie. Nu is 210,9375 kHz geen gangbare waarde, 192 kHz is de hoogste gangbare waarde die niet groter dan 210,9375 kHz is.

Ik ga voor mijn berekeningen dus uit van 192 kHz en 64 bitklokperioden per woordklokperiode, dus een bitklok van 12,288 MHz. Een halve bitklokperiode is dan 40,6901041666... ns, dus net boven de 40 ns. Met een duty cycle ongelijk aan 50 % kan dat natuurlijk nog wat minder worden.

In het gegevensblad van de AD1865 staat dit plaatje:

Voor de data heb je dus 15 ns set-up- en 15 ns houdtijd nodig, maar de LL en LR mogen pas 40 ns na een stijgende flank op CLK veranderen (en moeten minimaal 15 ns voor de volgende stijgende flank veranderen). Het is dus handig als de looptijd naar CLK wat korter is dan die naar LL/LR, liefst zo'n (40 ns - 15 ns)/2 = 12,5 ns korter.

De reden voor het herklokken van de data in mijn ontwerp is overigens dat de I2S-standaard voorschrijft dat de I2S-ontvanger met een set-uptijd van 20 % van de bitklokperiode en een houdtijd van 0 ten opzichte van de stijgende flank van SCK moet werken (voor zowel de data als de woordklok). De AD1865 voldoet daar niet aan met zijn minimale houdtijd van 15 ns voor de data. Overigens klokken de meeste I2S-uitgangen de data eruit op de dalende flank, al verplicht de standaard dat niet, dus dan zou het op zich wel werken zonder herklokken.

Marcel

[MarcelvdG]

Oke,hier kom ik wel uit.

Denk ik.

Hallo Democles,

Even iets heel anders: aangezien je gescheiden voedingen gebruiken wilt voor de *74*-IC'tjes en de digitale voeding van de AD1865 (+VL, poot 9), moet je opletten dat de digitale voeding van de AD1865 niet later opkomt dan de voeding voor de *74*-IC'tjes. De AD1865 kan namelijk ook niet tegen digitale ingangsspanningen die (veel) groter dan zijn dan +VL. Waarom staat er niet bij, maar ik vermoed dat er interne diodes van de digitale ingangen naar poot 9 zitten.

Marcel