AFDAC 1541

[MarcelvdG]

Voor wie het wil nadoen, de via is 1.4mm.

Bedankt, dat is goed om te weten als ik bijvoorbeeld nog eens wat met een LT3042 zou willen doen! Jammer dat de print niet geschikt gemaakt kan worden voor zowel een bout als een oven, maar je kunt niet alles hebben.

[Pjotr]

Zoiets kan natuurlijk wel in de oven. Moet je alleen die pads met de hand na-solderen. Maar evengoed heb je hetzelfde met golfsolderen of reflowen: Golfsolderen vereist ander footprints en layout dan reflowen.

Overigens weet ik nog niet zo zeker of het niet zou gaan werken met reflowen. Gesmolten soldeer kruipt capillair in kleine spleetjes. i.i.g. SnPb soldeer. TI geeft in de app. notes aan dat een "wetting" van thermal pads van 50% voldoende is. Dat zou je dus nader uit moeten testen.

[3kes]

Mooi project Knuis! De pcb kan in ieder geval zo de kerstboom in! Zijn de printen al te bestellen bij je?

[knuisje]

Dank je. Dit project is alleen voor eigen gebruik, hoewel voor de juiste prijs is natuurlijk bijna alles te koop.

[ds23man]

En dan zit je ook nog eens met de verkrijgbaarheid van de 1541.

[knuisje]

Ik weet nog wel een paar nieuwe te vinden.

[ds23man]

Ik ook, maar niet voor die prijzen:

https://www.ebay.com/sch/i.html?_from=R ... 1&_sacat=0

Bij eentje met het kroontje ben je echt aan de beurt...

[knuisje]

Ik weet ze goedkoper

[MarcelvdG]

Op de NVHR-beurzen in Driebergen staat iemand die bijna grossiert in ongebruikte TDA1540's, soms zit er ook wel eens een TDA1541 of TDA1543 tussen.

[Shadow]

Ik heb net een shitload aan ic’s weggekiept op m’n werk, allemaal onbruikbaar spul voor audio helaas

[ray5150]

Ik ook, maar niet voor die prijzen:

https://www.ebay.com/sch/i.html?_from=R ... 1&_sacat=0

Bij eentje met het kroontje ben je echt aan de beurt...

Als het al echte zijn...
Dan ben je bij de kringloopwinkel een stuk goedkoper uit.

[knuisje]

Vandaag weer een aantal componenten gesoldeerd. Met het vollopen van de via’s viel het wel mee. De spanningsregelaars doen hun werk goed en geven de juiste spanningen af.

Volgend jaar weer verder, iedereen een gezond en leuk 2019 gewenst.

[hannesie]

Strak werk zeg, v.w.b. de wensen, hetzelfde,

[knuisje]

De afgelopen dagen weer verder gegaan met dit project. Na alle componenten geplaatst te hebben eerst de spanning op het deel van de SRC, controller en CPLD gezet maar er gebeurde niets. Bleek dat er een printspoortje bij een van de spanningsregelaars was weggevallen.
Na dit overbrugd te hebben met een draadje werkte dit gedeelte goed. Nu kon ik met een logic analyser controleren of de digitale signalen uit de SRC naar de CPLD en vanuit de CPLD naar de dac werken zoals bedacht. Na enige kleine veranderingen zag alles er goed uit.

Vervolgens de TDA1541's er in geprikt en ook de spanningen voor het analoge deel aangesloten. Resultaat was dat er wel muziek hoorbaar was maar zeer vervormd en met veel gekraak. Als eerste heb ik de aansturing van de DEM clock vanuit de CPLD vervangen door de standaard 470pF zoals in de datasheet vermeld. Dit gaf hoorbare verbetering maar nog altijd zeer veel vervorming. Na enig onderzoek bleek dat de OPA1632 geen virtuele nul op de ingang heeft maar hier 0,885V, terwijl de uitgangscompliance van de TDA1541 max. 25mV bedraagt.

De OPA1632 is hier dus ongeschikt maar vervangen door een andere opamp is door de afwijkende pinning niet zo makkelijk. Uiteindelijk heb ik met veel kunst en vliegwerk twee DIP LM4562 opamps via koperdraadjes kunnen aansluiten. Dit gaf opnieuw verbetering in geluid maar het gekraak bleef, alsof het klipt. Bij zachte opnames nauwelijks aanwezig maar bij de meeste opnames bij elke klap op de drums bijvoorbeeld. Na het digitaal terugregelen van het volume in de SRC met ca. 6dB was het gekraak verdwenen en klinkt het prima.
Heel vreemd en hier moet ik verder induiken.

Het draait nu op 192kHz, alles wordt door de SRC naar 192/16 omgezet. Deze hoge samplerate biedt als voordeel dat het lowpass filter geen invloed heeft in het hoorbare audiogebied (< 20kHz). Ik ga nu e.e.a. testen/meten en eens langdurig luisteren en als ik er echt tevreden over ben laat ik een nieuwe print maken om een nette opbouw te kunnen maken. De eerste indruk is in ieder geval goed, het klinkt inderdaad heel natuurlijk conform de reputatie van deze dac.

[Shadow]

Wauw

[knuisje]

Zo ziet het verschijnsel er uit bij een 1kHz toon. Bij -6dB digitale verzwakking in de SRC nog niets aan de hand, bij -5dB is het helemaal mis.

[Pjotr]

Ziet er uit als een digitale "roll over" i.p.v. clippen. Leuk puzzeltje waar dat gebeurt Toevallig niet een bitje te veel (of te weinig) geschoven in je CPLD waardoor je met 2 vermenigvuldigt?

[SSassen]

Voor wat de OPA1632 betreft, je moet het midden, cq. de 0V wel extern definieren (pin 2, Vocm). Het is een volledig symmetrische opamp en die is alleen geintresseerd is de verschilspanning tussen -Vin en +Vin. In de ontwerpen waar ik deze opamp heb gebruikt heb ik er een DC servo omgeen geknoopt die het midden netjes op 0V houdt.

[hannesie]

Een soort elektrische/digitale tsunami........??

[Shadow]

Ik heb zulks nog nooit op m’n scope zien verschijnen

[knuisje]

Ik ook niet, maar het zal inderdaad een overflow zijn. Misschien een type definitiefout, bijvoorbeeld signed vs. unsigned. Nog werk aan de winkel dus.

@Sander: de OCM pin hangt ook aan de massa, maar dit definieert alleen de output common mode en niet van de ingangen.

[Pjotr]

Ik ook niet, maar het zal inderdaad een overflow zijn. Misschien een type definitiefout, bijvoorbeeld signed vs. unsigned. Nog werk aan de winkel dus.

Jah, anders is het te makkelijk

[knuisje]

Het probleem zoals naar voren kwam in het scope-plaatje was dat bij het inlezen van de data vanuit de SRC het MSB te vroeg kwam en werd overgeslagen. Hierdoor viel zowel het MSB als het LSB weg en was het defacto een 14 bit dac geworden.

Het is opgelost door het datasignaal in de CPLD met een klokperiode te vertragen. In de simulatie kwam dit probleem overigens niet naar voren. Ik kan nu volledig uitsturen zonder problemen.

[Pjotr]

Mooi, zoiets vermoedde ik al. Overigens als het in de simulatie niet naar voren kwam maar wel in de praktijk, kan dat duiden op een "race conditie", d.w.z. dat een verandering van de data exact gelijk valt met een klokflank. Zou ik even goed afchecken.

[knuisje]

Ik maak gebruik van een mechanisme om de edge van de bitklok en woordklok te bepalen, hierbij worden deze signalen door 2 flipflops gehaald en dus 2 klokperiodes vertraagd. Ik had ter compensatie het datasignaal ook door een flipflop gedaan maar dat bleek te weinig. Nu dus ook door 2 flipflops zodat voor alle signalen een gelijke vertraging ontstaat en nu werkt het inderdaad goed. Dat is het mooie van zo'n CPLD in plaats van een berg losse logic IC's, je hebt veel meer flexibiliteit.