Ik vond het goed te volgen. En volgens mij is een klein verschil in het juiste moment (clock jitter), maar met wel de exacte juiste omgezette analoge waarde, feitelijk equivalent met wel exact de juiste tijd, maar een (kleine) afwijking in de juiste analoge waarde. Nu zal er altijd ook wel een bepaalde fout zitten in de analoge waarde, de vraag is hoe groot is die tov de verschillen die door clock jitter komen. Misschien kunnen de experts het met een rekenvoorbeeld in context plaatsen.SSassen schreef:Je moet je even afvragen wat een DAC inwendig precies voor timing gebruikt voor de feitelijke DA conversie, het punt waarop de bits worden omgezet in een analoog signaal. In de regel wordt op de opgaande, of neergaande, flank van de word clock de gereed staande bits (16-32) omgezet in een analoog signaal. Daarmee is de mate waarin de word clock wel of niet (veel) jitter heeft ondergeschikt aan de hysteresis van de logica die bepaalt wanneer dV/dT van de opgaande, of neergaande, flank z’n maximum, of minimum, heeft bereikt en dus de DAC de DA conversie mag maken. Maar daar hoor je niemand over natuurlijk, want da’s een parameter waar je geen, of zeer weinig, invloed op hebt.
3-weg met AMT / AT18H52 / AT10C77
Moderator: Beheerdersteam
Re: 3-weg met AMT / AT18H52 / AT10C77
Re: 3-weg met AMT / AT18H52 / AT10C77
Probleem met dit soort uitleg is dat het deelaspecten zijn van een groter geheel en als zodanig geen verklaring bieden.
- SSassen
- Berichten: 11528
- Lid geworden op: vr 22 apr 2005, 10:21
- Locatie: Zuidoostbeemster
- Contacteer:
Re: 3-weg met AMT / AT18H52 / AT10C77
Ik zal het even verduidelijken adhv. de I2S specificatie, een veel gebruikte standaard om data aan DAC IC's aan te bieden.
De I2S standaard gebruikt word clock, WS, om de data voor het linker en rechter kanaal te definiëren en de beide kanalen uit de klokken, dit is het moment waarop de feitelijke digitaal naar analoog conversie plaatsvindt, WS levert daarmee de meest belangrijke bijdrage aan de totale jitter. Ik zal dit verder illustreren adhv. het timing diagram van de I2S specificatie, zie hieronder.
Als WS=0 wordt de data voor het linker kanaal ingeklokt, als WS=1 wordt de data voor het rechter kanaal ingeklokt, op de neergaande flank van WS wordt de DA conversie gestart. Omdat de op- en neergaande flanken geen oneindige steilheid (dV/dT) hebben, dit blijkt ook uit het timing diagram, is het moment waarop de DA conversie plaatsvindt niet exact in de tijd te definiëren omdat dit moment afhankelijk is van Vlow, een discreet voltage wat onderhevig is aan hysteresis en zich ergens op de helling van de neergaande flank bevindt.
Als we uitgaan van high speed 5V logica is Vlow circa 1.5V met een hysteresis tussen de 50 en 150mV. Worst case is dan ergens tussen de 1.35 en 1.65V, best case is ergens tussen de 1.45 en 1.55V.
Worst case: 1-(1.35/5)=0.73, 1-(1.65/5)=0.67 -> 6%
Best case: 1-(1.45/5)=0.71, 1-(1.55/5)=0.69 -> 2%
Voor de neergaande flank geldt een maximum van 60ns, zie timing diagram, dan volgt voor de eigen jitter bijdrage:
Worst case: 60*0.06=3.6ns
Best case: 60x0.02=1.2ns
Kortom, de inherent aanwezige jitter op het uitklokken van de de data en de feitelijke DA conversie is factoren groter dan de low jitter master clock, met een jitter van pico, of zelfs femto, seconden, waar hier over gesproken wordt. En dan heb ik het nog niet eens over diezelfde jitter die van toepassing is op de data en bitclock, al zijn die hier van ondergeschikt belang. Wat wel speelt is de propagation delay van de diverse logica, die ook hier weer een rol speelt, en we hebben het dan al gauw over enkele tot tientallen ns bij high speed 5V logica.
Resumerend: leuk zo'n externe masterclock, maar een externe masterclock kan geen oplossing bieden voor de inherente jitter waaraan de DA conversie in de DAC aan onderhevig is, wel kan het een beter resultaat bieden voor lokale oscillatoren die een significant hogere jitterbijdrage leveren dan de hier genoemde eigen jitter bijdrage van het DAC IC.
De I2S standaard gebruikt word clock, WS, om de data voor het linker en rechter kanaal te definiëren en de beide kanalen uit de klokken, dit is het moment waarop de feitelijke digitaal naar analoog conversie plaatsvindt, WS levert daarmee de meest belangrijke bijdrage aan de totale jitter. Ik zal dit verder illustreren adhv. het timing diagram van de I2S specificatie, zie hieronder.
Als WS=0 wordt de data voor het linker kanaal ingeklokt, als WS=1 wordt de data voor het rechter kanaal ingeklokt, op de neergaande flank van WS wordt de DA conversie gestart. Omdat de op- en neergaande flanken geen oneindige steilheid (dV/dT) hebben, dit blijkt ook uit het timing diagram, is het moment waarop de DA conversie plaatsvindt niet exact in de tijd te definiëren omdat dit moment afhankelijk is van Vlow, een discreet voltage wat onderhevig is aan hysteresis en zich ergens op de helling van de neergaande flank bevindt.
Als we uitgaan van high speed 5V logica is Vlow circa 1.5V met een hysteresis tussen de 50 en 150mV. Worst case is dan ergens tussen de 1.35 en 1.65V, best case is ergens tussen de 1.45 en 1.55V.
Worst case: 1-(1.35/5)=0.73, 1-(1.65/5)=0.67 -> 6%
Best case: 1-(1.45/5)=0.71, 1-(1.55/5)=0.69 -> 2%
Voor de neergaande flank geldt een maximum van 60ns, zie timing diagram, dan volgt voor de eigen jitter bijdrage:
Worst case: 60*0.06=3.6ns
Best case: 60x0.02=1.2ns
Kortom, de inherent aanwezige jitter op het uitklokken van de de data en de feitelijke DA conversie is factoren groter dan de low jitter master clock, met een jitter van pico, of zelfs femto, seconden, waar hier over gesproken wordt. En dan heb ik het nog niet eens over diezelfde jitter die van toepassing is op de data en bitclock, al zijn die hier van ondergeschikt belang. Wat wel speelt is de propagation delay van de diverse logica, die ook hier weer een rol speelt, en we hebben het dan al gauw over enkele tot tientallen ns bij high speed 5V logica.
Resumerend: leuk zo'n externe masterclock, maar een externe masterclock kan geen oplossing bieden voor de inherente jitter waaraan de DA conversie in de DAC aan onderhevig is, wel kan het een beter resultaat bieden voor lokale oscillatoren die een significant hogere jitterbijdrage leveren dan de hier genoemde eigen jitter bijdrage van het DAC IC.
Re: 3-weg met AMT / AT18H52 / AT10C77
Ingewikkeld verhaal, ik gebruik een netwerk DAC met Ravenna, hoe verhoudt zich dat tot jouw I2S uitleg?
Groetjes Walter
Groetjes Walter
Re: 3-weg met AMT / AT18H52 / AT10C77
Even iets heel anders, ik heb nog een zware 18 incher beschikbaar met een FS van 35Hz, precies de eerste kamer resonantie. Wat zou het effect zijn als ik deze speaker in een kamerhoek zou leggen, zou deze energie wegnemen zoals een basstrap?
Re: 3-weg met AMT / AT18H52 / AT10C77
Wie heeft er nu mechanica gestudeerd ?
Re: 3-weg met AMT / AT18H52 / AT10C77
Ik vermoed dat de konus inderdaad zal gaan meetrillen, maar of dit ook energie uit de ruimte wegneemt is een beetje de vraag, immers als iets resoneert kost het maar weinig energie om de trilling in stand te houden. De demping van de speaker is vast niet al te hoog.
Ik zag dat er ook aktieve basstraps bestaan:
https://www.thomann.de/nl/psi_audio_avaa_c20_black.htm
Zou wel gaaf zijn om zoiets zelf te kunnen maken!
Groetjes Walter
Ik zag dat er ook aktieve basstraps bestaan:
https://www.thomann.de/nl/psi_audio_avaa_c20_black.htm
Zou wel gaaf zijn om zoiets zelf te kunnen maken!
Groetjes Walter
Re: 3-weg met AMT / AT18H52 / AT10C77
In hoeverre verschilt dit van een multisub oplossing? Want voor dat geld kun je ook wat leuke (aktieve) subs neerzetten.Walt schreef:Ik vermoed dat de konus inderdaad zal gaan meetrillen, maar of dit ook energie uit de ruimte wegneemt is een beetje de vraag, immers als iets resoneert kost het maar weinig energie om de trilling in stand te houden. De demping van de speaker is vast niet al te hoog.
Ik zag dat er ook aktieve basstraps bestaan:
https://www.thomann.de/nl/psi_audio_avaa_c20_black.htm
Zou wel gaaf zijn om zoiets zelf te kunnen maken!
Groetjes Walter
Re: 3-weg met AMT / AT18H52 / AT10C77
Zijn dat geen pleisters voor problemen die beter bij de oorzaak kunnen worden aangepakt?
Re: 3-weg met AMT / AT18H52 / AT10C77
Je kan de spoel van de luidspreker aansluiten en dan gebruiken als generator ,krijg je nog een beetje energie terug van al die watts die je er uit pomptWalt schreef:Ik vermoed dat de konus inderdaad zal gaan meetrillen, maar of dit ook energie uit de ruimte wegneemt is een beetje de vraag, immers als iets resoneert kost het maar weinig energie om de trilling in stand te houden. De demping van de speaker is vast niet al te hoog.
Ik zag dat er ook aktieve basstraps bestaan:
https://www.thomann.de/nl/psi_audio_avaa_c20_black.htm
Zou wel gaaf zijn om zoiets zelf te kunnen maken!
Groetjes Walter
- SSassen
- Berichten: 11528
- Lid geworden op: vr 22 apr 2005, 10:21
- Locatie: Zuidoostbeemster
- Contacteer:
Re: 3-weg met AMT / AT18H52 / AT10C77
+1, wat je wel kunt doen is op die plek een actieve subwoofer neerzetten met een diepe notch op 35Hz.richard schreef:Zijn dat geen pleisters voor problemen die beter bij de oorzaak kunnen worden aangepakt?
Re: 3-weg met AMT / AT18H52 / AT10C77
Is het niet zo dat de spreiding van de hysteresis gespecificeerd is voor een serie producten over een bepaald temperatuur bereik? Dus dat de Vlow van het ene IC wat anders is dan die van een ander (ander IC zelfde type nummer). IC’s die van de rand van de wafer gesneden worden zijn vaak net weer anders dan die van het midden van de wafer. En dat die ook afhankelijk is van de temperatuur.SSassen schreef:Ik zal het even verduidelijken adhv. de I2S specificatie, een veel gebruikte standaard om data aan DAC IC's aan te bieden.
.....
Resumerend: leuk zo'n externe masterclock, maar een externe masterclock kan geen oplossing bieden voor de inherente jitter waaraan de DA conversie in de DAC aan onderhevig is, wel kan het een beter resultaat bieden voor lokale oscillatoren die een significant hogere jitterbijdrage leveren dan de hier genoemde eigen jitter bijdrage van het DAC IC.
De vraag is wat de afwijking is bij een redelijk constante temperatuur binnen hetzelfde IC op opeenvolgende klok flanken.
Want uiteindelijk worden die heel geweldige klok signalen van die dure externe apparaten ook met dezelfde soort logica chips gemaakt en ook daar speelt het hysteresis verhaal. En als de hysteresis zo erg is bij opeenvolgende flanken, dan kan daar nooit een goed signaal uitkomen met lage jitter.
Re: 3-weg met AMT / AT18H52 / AT10C77
Ik ben in onderhandeling voor 6 stuks Mutrox breedbandige laagpanelen van 60x60x20cm, hoop dat we eruit komen. Ben benieuwd wat zoiets kan brengen qua rust in de laagweergave.
Groetjes Walter
Groetjes Walter
- SSassen
- Berichten: 11528
- Lid geworden op: vr 22 apr 2005, 10:21
- Locatie: Zuidoostbeemster
- Contacteer:
Re: 3-weg met AMT / AT18H52 / AT10C77
Niet moeilijker maken dan nodig Walt, haal even wat rollen glasvezel isolatie en ga eerst daarmee experimenteren. Als dat werkt timmer je er een frame omheen en bekleed je dat met stof naar keuze.Walt schreef:Ik ben in onderhandeling voor 6 stuks Mutrox breedbandige laagpanelen van 60x60x20cm, hoop dat we eruit komen. Ben benieuwd wat zoiets kan brengen qua rust in de laagweergave.
Groetjes Walter
-
Jamesblond
- Berichten: 791
- Lid geworden op: wo 22 apr 2015, 10:55
- Locatie: Arnhem
Re: 3-weg met AMT / AT18H52 / AT10C77
Dat werkt als een tierelier! Maar verwacht geen wonderen in het diepe laag (<90Hz). Om een golflengte effectief te dempen, heb je minstens een kwart van die golflengte aan dikte van het absorptiemateriaal nodig.SSassen schreef:Niet moeilijker maken dan nodig Walt, haal even wat rollen glasvezel isolatie en ga eerst daarmee experimenteren. Als dat werkt timmer je er een frame omheen en bekleed je dat met stof naar keuze.Walt schreef:Ik ben in onderhandeling voor 6 stuks Mutrox breedbandige laagpanelen van 60x60x20cm, hoop dat we eruit komen. Ben benieuwd wat zoiets kan brengen qua rust in de laagweergave.
Groetjes Walter
Re: 3-weg met AMT / AT18H52 / AT10C77
De koop is al min of meer gesloten! 
- Henkjan
- Beheerder / Site Admin
- Berichten: 33825
- Lid geworden op: do 01 jan 1970, 1:00
- Locatie: Berkel en Rodenrijs
- Contacteer:
Re: 3-weg met AMT / AT18H52 / AT10C77
alle 6 op elkaar dan maar 
Re: 3-weg met AMT / AT18H52 / AT10C77
Het wordt nog even pielen om te zien wat de beste positie is natuurlijk, misschien ook eens aan (laten) meten?
Voor nu zat ik te denken nabij/in de hoeken achter de speakers.
Voor nu zat ik te denken nabij/in de hoeken achter de speakers.
- Henkjan
- Beheerder / Site Admin
- Berichten: 33825
- Lid geworden op: do 01 jan 1970, 1:00
- Locatie: Berkel en Rodenrijs
- Contacteer:
Re: 3-weg met AMT / AT18H52 / AT10C77
jouw luisterkamer is toch gewoon rechthoekig?
dan moet een tooltje als dit
viewtopic.php?f=16&t=28980
een goede voorspelling geven.
en dan zoeken naar de plek waar a) de snelheid van de staande golven t hoogst is en b) de panelen kunnen staan
dan moet een tooltje als dit
viewtopic.php?f=16&t=28980
een goede voorspelling geven.
en dan zoeken naar de plek waar a) de snelheid van de staande golven t hoogst is en b) de panelen kunnen staan
Re: 3-weg met AMT / AT18H52 / AT10C77
Bass traps staan in de praktijk altijd in de hoeken, ik denk dat je dan zoveel mogelijk een breedbandige werking hebt. Voor 1 bepaalde target frequentie zou je inderdaad een slimmere plek kunnen kiezen.
Groetjes Walter
Groetjes Walter
Re: 3-weg met AMT / AT18H52 / AT10C77
Ff snel neergezet, ze zijn niet echt subtiel! Totaal volume 453 liter... 
3 hoog is wel erg tuitelig, daarom nu 3 stacks 2 hoog.
3 hoog is wel erg tuitelig, daarom nu 3 stacks 2 hoog.
- SSassen
- Berichten: 11528
- Lid geworden op: vr 22 apr 2005, 10:21
- Locatie: Zuidoostbeemster
- Contacteer:
Re: 3-weg met AMT / AT18H52 / AT10C77
Vergeet niet om er blokjes kurk onder te zetten Walt, je weet wel, voor meer zwart en micro-detail!
... (sorry, kon het niet laten).
Re: 3-weg met AMT / AT18H52 / AT10C77
Ik zat aan Masterbase te denken, maar inderdaad goed idee! 
Re: 3-weg met AMT / AT18H52 / AT10C77
Het is zo dadelijk met deze opzet en ruimte, een grote koptelefoon.
