AFDAC 1541

[knuisje]

Ik heb in het verleden een aantal dacs ontwikkeld, van een PCM1794 via een ES9016 naar een PCM5102 gebaseerde dac. Ik heb altijd de wens gehad nog eens iets te ontwikkelen met een TDA1541. Dit legendarische IC uit de jaren '80 heeft een ander werkingsprincipe dan de eerder genoemde deltasigma dacs en is gebaseerd op gewogen currentsources. Ik ga proberen het maximale uit de TDA1541 te persen, het is zeker geen makkelijke dac om te implementeren.

De opzet is als volgt: een SRC4392 dient als SPDIF en I2S-receiver en voert een upsampling uit naar 96kHz of 192kHz, dat moet ik in de praktijk nog bepalen. 24 bit audio wordt hierbij geconverteerd naar 16 bit, de TDA1541 is immers een 16 bit dac. De aldus verkregen uitvoer wordt geconverteerd door een CPLD (een ispMACH4128V van Lattice) van I2S naar simultaneous dataformaat, het tweede formaat dat wordt ondersteund door de TDA1541 naast I2S. Voor simultaneous data is een conversie nodig van het dataformaat van two's-complement naar offset binary hetgeen ook door de CPLD wordt gedaan. Door de interne werking van de TDA1541 produceert dit lagere jitter dan I2S. Verder wordt een differentiele uitvoer gegenereerd voor 2 TDA1541's. Een TDA1541 verzorgt het linkerkanaal plus en min, de ander het rechterkanaal plus en min. Verder levert de CPLD nog de DEM clock signalen. Ik heb de CPLD geprogrammeerd in VHDL, leuk om daar ook eens ervaring mee op te doen.

functionalsim.png

De nu differentiele analoge stroomuitgangen van beide TDA1541's worden door een differentiele opamp (OPA1632) geconverteerd naar een uitgangsspanning en door een tweede opamp (LME49720) in combinatie met een lowpass filter omgezet naar single ended analoge uitgangen.

Voor de benodigde spanningen van de dac's en de opamps gebruik ik de TPS7A30 en TPSA79 spanningregelaars. Verder heb ik de controller van de SRC4392 op de hoofdprint ondergebracht.

Ik laat op dit moment een print maken en ben benieuwd naar het verdere verloop.
Linksonder is de ATMega88 te herkennen. Links in het midden zit in een TQFP48 behuizing de SRC4392, verder naar rechts in TQFP100 de CPLD. Verder beide TDA1541's in DIP28 met daaronder de IV-converters en de conversie naar single ended. Aan de bovenzijde bevinden zich de componenten voor de voedingsspanningen.

top.png

[Pjotr]

Mooi project Knuistermans!

Alleen als je zoveel werk er insteekt waarom dan die antieke TDA's? Daarvoor moet je naar de kringloop met een zak veel geluk Is het dan niet slimmer om er een moderne 20 bitter variant in te zetten zoals de AD5790 pf AD5791? Zijn niet goedkoop en je hebt er 2 per kanaal nodig (gebalanceerd) om de MSB vervormingshobbel te voorkomen. Maar daarvoor heb je een CPLD bij de hand Dan heb je ook wat!

[knuisje]

Ja, daar hebben we het al eens over gehad. Een dac met die ic’s komt er ook nog wel eens, zie dit als een vingeroefening. Overigens heb ik 2 nieuwe TDA1541’s op de kop getikt.

[Pjotr]

Beetje pootje baaien kan nooit kwaad, zeker Ben heel benieuwd

[Shadow]

Mooi mooi!

[SSassen]

Leuk project! Mag ik suggesties geven? Ik heb namelijk heel veel met deze DAC gewerkt.

[knuisje]

Suggesties geven mag altijd.
Maar het ontwerp is al gereed en de print is in productie. Zoals gezegd heb ik al diverse dac’s ontworpen en heb ik mij heel goed ingelezen in de eigenaardigheden van de TDA1541 en de diverse manieren om er het maximale uit te halen. Kun je mij een link geven naar de dac die jij hebt ontwikkeld? Ben wel benieuwd eigenlijk.

[MarcelvdG]

Even twee ongevraagde adviezen, doe ermee wat je wilt:

1. Kies een rare bemonsteringsfrequentie aan de uitgang van de SRC4392

Stel dat je iets afspeelt met 96 kHz bemonsteringsfrequentie terwijl de uitgang van de SRC4392 ook op 96 kHz bemonsteringsfrequentie draait, maar dan afgeleid van een ander kristal en dus niet synchroon met de binnenkomende 96 kHz. Als de bitklok van de ingangs-I2S-interface 64 keer de bemonsteringsfrequentie is, is dat dus 6,144 MHz nominaal.

Als het kristal van de SRC4392 precies goed staat maar dat van de bron bijvoorbeeld 50 ppm te hoog zit, is de binnenkomende bitklok 6144307,2 Hz. De DAC vermeniguldigt het digitale signaal uit de SRC4392 met zijn referentie. Het spectrum van het digitale signaal uit de SRC4392 herhaalt zich elke 96 kHz, dus ook rond de 6,144 MHz.

Spreekt de binnenkomende bitklok op een of andere manier over op de referentie van de DAC, dan krijg je mengproducten tussen het 64ste image van het gewenste signaal en de bitklok. Dat leidt dan tot intermodulatieproducten op 307,2 Hz afstand rond het gewenste signaal.

Kies je nu een bemonsteringsfrequentie aan de uitgang van de SRC4392 die juist zo ver mogelijk bij alle gangbare audiobemonsterfrequenties vandaan ligt, dan komen die intermodulatieproducten ook ver weg te liggen, met een beetje geluk buiten het hoorbare gebied.

Ik weet dat dit bij eenbits sigma-delta's een serieus probleem kan zijn, in hoeverre een TDA1541 er last van kan hebben weet ik niet. In ieder geval kan de SRC4392 moeiteloos met rare frequenties werken.

2. Gebruik een hoge MCLK

Asynchrone bemonsteringsfrequentieomzetters zoals de SRC4392 verergeren eerst de jitter door het binnenkomende signaal te synchroniseren met hun eigen klok en filteren de jitter daarna weer weg met een smalbandig filter. Des te hoger de MCLK, des te kleiner de verergering van de jitter.

[SSassen]

Suggesties geven mag altijd.
Maar het ontwerp is al gereed en de print is in productie. Zoals gezegd heb ik al diverse dac’s ontworpen en heb ik mij heel goed ingelezen in de eigenaardigheden van de TDA1541 en de diverse manieren om er het maximale uit te halen. Kun je mij een link geven naar de dac die jij hebt ontwikkeld? Ben wel benieuwd eigenlijk.

Ik heb hier veel mee gewerkt in het verleden, voordat dit forum bestond, of er überhaupt fora waren. Wat ik heb zit allemaal in een grote map met allerhande ontwerpen e.d. uit het verleden. Er zwerft wel het één en ander rond op dit forum, onder andere een hele nette discrete I/V omzetter.

Als je het schema wilt delen (evt. via PM) wil ik er met alle plezier eens op schieten?

[Barry2001]

Gaaf ding weer knuistermans heb je de print al besteld? Voordat ik een verhaal inklop

[ray5150]

Hoe apart, zoiets zie je niet vaak. hier op het forum in ieder geval niet.
Ik had in Alphen al vernomen dat je iets met een 1541 op stapel had staan, maar ik nam (ten onrechte) aan dat het hele ontwerp trough-hole zou worden. alhoewel ik gezien je ontwerpgeschiedenis met DAC's beter zou moeten weten.

Vooralsnog komen er twee vragen boven drijven :
Is het ook je bedoeling om dit voor de forumleden te gaan verkopen ?
En komt er ook nog iets met een (LCD) display aan te hangen ?

[Pjotr]

'Tis toch allebei, TH èn SMD? Voor ieder wat wils

B.t.w. Knuis, wat ik zo op het eerste gezicht zie: Nog even de pull up up en pull down weerstandjes aan de JTAG pinnen solderen...

[knuisje]

@MarcelcdG: bedankt voor de tips, daar kan ik wel iets mee. Overigens wordt de conversie in simultaneous mode niet door de bitclock maar door latch enable bepaald. Dit is in feite het enige tijdkritische signaal naar de dac, daarom herklok ik dit signaal na de CPLD.

@SSassen: bedankt voor het aanbod, maar voorlopig red ik het wel zelf.

@Barry2001: yup, de print is besteld. Deze keer bij JLCPCB, 5 stuks van deze print 11 x 20 cm inclusief verzending door DHL voor €16,50.

@ray5150: nee, dit is alleen voor eigen gebruik. Er komt een 16 x 2 VFD display aan te hangen, die heb ik nog liggen.

@Pjotr: ja, die zitten aan de onderkant.

[Pjotr]

Ok, was er geen plek meer bovenop? Wel leuk spul dat hè, dat CPLD gebeuren. En de ontwikkeltools kosten niks. Zelfs een programmer knutsel je even zelf op wat gaatjesboard. Welke CPLD heb je er nu voor gebruikt?

[knuisje]

Ja, bedankt nog voor de tip! Ik gebruik de 4128V variant uit deze serie. Alle ontwikkeltools gratis incl. simulator en programmeren kun je hem met een FT2232 bordje zoals dit: klik. Je moet alleen even VHDL leren, op zich niet zo ingewikkeld maar afwijkend in de zin dat je eigenlijk geen programma schrijft maar hardware aan het beschrijven bent.

[Barry2001]

@Barry2001: yup, de print is besteld. Deze keer bij JLCPCB, 5 stuks van deze print 11 x 20 cm inclusief verzending door DHL voor €16,50.

Inclusief DHL, heb je dat wel goed?

[knuisje]

Op de verzendkosten zit een korting van € 17,53

[Shadow]

[Barry2001]

Ah ok, had de maten even ingeklopt en dan zie je een andere prijs, die korting zie je bij afrekenen dan denk ik? Had even bij pcbshopper gekeken, en daar zijn ze inderdaad het goedkoopst.
Paar keer bij Allpcb besteld, hadden geen verzendkosten op DHL. Vreemd. Ging 3x goed, nu betaal je wel de DHL toeslag. Geen idee of dit een aktie is geweest of misschien wel een foutje...

Wou in ieder geval nog opmerken over de print (zit er verder keurig uit hoor!) dat je die via's in pad (die in de exposed pad bedoel ik) ff in de gaten moeten houden. Zou het eigenlijk helemaal niet doen, als je het al doet is het verstandig de via's dicht te laten maken. Dit heet via tenten of stuffen. Ik weet niet wat je gaat gebruiken, pasta of tin, maar het kan je gaan weglopen door de via gaatjes.

Ander ding is bij gebruik van grote kopervlakken, en daarnaast een stuk dat (veel) leger is, komt veel warmte vrij bij het wegetsen. Dit kan van invloed zijn op de dunne spoortjes koper die er liggen. verbranden of gedeeltelijk verbranden. PCB fabrieken zien dan graag dat je het opvult, bv met eilandjes koper. Hoeven niet aan een net te hangen als je daar geen ground oid wilt. Tevens zou een print kunnen gaan kromtrekken als je koperbalans niet evenredig is. Kan op de langere termijn van invloed zijn op soldeerverbindingen, bv bij de QFN's die je gebruikt.

[Pjotr]

Wat is er mis met open via's? Daar breng je dan toch geen pasta aan? Je moet ze voldoende ver van grotere soldeerpads vandaan houden. Dat is hier wel een punt van aandacht i.d.d. Over dat tenten blijven de meningen verdeeld. Alleen bij < 0,4mm via's is bij ons de consensus. Er kan anders te veel lucht in de via's ingesloten worden die bij reflowen de lak er weer afblaast en wat dan zelfs de componenten kan doen verschuiven.

[knuisje]

De grote via’s in de exposed pads zijn bedoeld om handmatig van onderaf te solderen.

Die hoge korting verbaasde mij ook. Misschien foutje in mijn voordeel?

[Pjotr]

Denk dat Barry meer doelt op de via's rondom U6 b.v. Die zitten gewoon te dicht op de pads van U6 en lopen vol met solderen/reflowen. Ook omdat bij sommigen er geen soldeermasker zit als barrière. Dus of verder weg zetten of tenten.

[knuisje]

Ah zo. Ja die lopen soms vol bij handmatig solderen. Voor prof. gebruik not done maar voor een amateur als ik geen probleem.

[ds23man]

Dat vollopen loopt wel los, mits je print gemaakt is bij de betere printbakker ( en niet bij de bekende bezorgchinees).

Dit is de 0.5 BGA op mijn piggyback die ik probleemloos reflow ( via : 0.4/0.2)

bga.GIF

[Barry2001]

Ik bedoel wel die via gaten in de exposed pads. dus U7, U9, etc. Ik teken printen voor verschillende klanten, ken er niet 1 waar die open mogen blijven. Punt is niet alleen de pasta die onder het exposed pad verdwijnt, maar ook tinballetjes die ontstaan en een eigen leven gaan leiden in de reflow, sluiting. Natuurlijk Knuis speelt dat bij een project als dit veel minder, bedoelde het ook als overweging. Ze liggen massief in het koper en zijn daardoor denk ik zowiezo al wat lastig te solderen. Hoe ga je dat doen trouwens, hee lucht, of soldeerbout? Of heb je iets van onderwarmte?

Ps IPC zegt er ook wat over, wil het vh weekend wel ff nazoeken.